

8 STRUCTURI PROGRAMABILE

8.1 Memoria ROM

Memoria ROM (Read Only Memory) este un circuit combinațional care stochează permanent date binare, iar această informație poate fi numai citită. Această structură este de obicei definită ca un convertor de cod compus dintr-un decodificator și un codificator. Vectorul de intrare în decodificator este interpretat ca o **adresă**, iar datele obținute la ieșirea codificatorului reprezintă informația memorată la adresa respectivă.

În figura 8.1 s-a luat un exemplu de memorie ROM care conține 8 cuvinte de câte 4 biți. O combinație binară care se aplică pe cele 3 intrări de adresă, A_2 , A_1 și A_0 , selectează unul din cele 8 cuvinte, iar cei 4 biți de date ai cuvântului selectat sunt disponibili la ieșirile O_0 , O_1 , O_2 și O_3 , cu condiția ca intrarea $\overline{OE}$ (**Output Enable**) să fie activată (în exemplul nostru activarea se face pe 0 logic). Dacă $\overline{OE} = 1$ ieșirile memoriei sunt în starea de înaltă impedanță (high Z). Tabelul de adevăr din figură este numai un exemplu care arată o posibilitate de implementare a 4 funcții binare de câte 3 variabile.




Fig. 8.1 Memorie ROM de 8 cuvinte de 4 biți și harta memoriei




Fig. 8.2 Structura unei memorii ROM de 1024 cuvinte de 8 biți

Structura internă a unui cip de memorie ROM organizat pe 1024 cuvinte de câte 8 biți, adică $1K \times 8$, este prezentată în figura 8.2. Matricea de memorie se construiește sub o formă cât mai apropiată de cea a unui pătrat. Liniile matricei sunt selectate cu ajutorul decodificatorului cu 7 intrări de selecție, iar coloanele cu ajutorul celor 8 multiplexoare cu câte 3 intrări de selecție. Intrarea suplimentară $\overline{CS}$ (Chip Select), activă pe 0 logic, pregătește cipul de memorie în vederea unei operații de citire a datelor. Prin dezactivare, acționează asupra circuitelor din structură în scopul reducerii consumului. Desenul mai conține și aspectul unui element din matricea de memorie, dacă aceasta este realizată în tehnologie MOS.

Există mai multe tipuri constructive de memorie ROM. Memoriile ROM **programabile prin mască**, sau **mask ROM**, sunt circuite la care harta memoriei se introduce în procesul de fabricație al circuitului integrat. Ele se realizează la comandă, în serie mare, pentru că realizarea unei măști “la cerere” costă câteva mii de dolari.

Memoriile **PROM** (Programmable ROM) se fabrică cu toți biții poziționați pe un anumit nivel logic. Există însă posibilitatea ca utilizatorul să-și înscrie singur, acolo unde dorește, valorile logice complementare. Acest lucru se face prin arderea unui fuzibil, o peliculă subțire de CrNi, care se vaporizează la trecerea unui curent suficient de mare prin el. Programarea memoriei constă în selecția adresei și a liniei de date și aplicarea unui impuls de tensiune (10-30V) pe un pin special de programare. Evident că programarea nu se poate face decât o singură dată.

Memoriile **EPROM** (Erasable PROM) sunt programabile ca și PROM-urile, dar de mai multe ori, pentru că ele pot fi “șterse” prin expunere la radiații ultraviolete cu o lungime de undă specifică. Matricea de memorie conține **tranzistoare FAMOS** (Floating Avalanche Injection MOS) adică tranzistoare care conțin o poartă metalică flotantă, izolată de substrat prin 10^{-7} m de SiO_2 . Prin aplicarea unui impuls negativ de amplitudine mare pe drenă, joncțiunea pn constituită de drenă și substrat este străpunsă prin avalanșă și, prin efect tunel, electronii sunt injectați în poarta flotantă. Numărul lor depinde de amplitudinea și durata impulsului. Această sarcină electrică stocată în poartă determină crearea unui canal p în substrat și tranzistorul conduce. Radiația ultravioletă crează perechi electroni-goluri și permite descărcarea porții ([Valachi, 1986]). Însă izolația nu este perfectă și în timp se pierd electroni, dar se pare că circa 70% din sarcină este regăsită și după 10 ani.

Memoriile **EEPROM** (**E**lectrically **EP**ROM) sunt similare EPROM-urilor, numai că ștergerea se poate face pe cale electrică. Izolația porții este mult mai subțire decât la EPROM-uri, și sarcina electrică negativă poate fi eliminată prin aplicarea unei tensiuni de polaritate inversă pe poarta tranzistorului care nu este flotantă ([Wakerly,1990]).

Memoriile maskROM și PROM se realizează atât în tehnologie bipolară cât și în tehnologie MOS, în timp ce memoriile EPROM și EEPROM nu se pot realiza decât în tehnologie MOS.

Figura 8.3 prezintă formele de undă tipice pentru un ciclu de citire a datelor din memorie. Unul din parametrii cei mai importanți ai memoriei ROM este **timpul de acces**, definit ca intervalul de timp scurs din momentul aplicării adresei pe intrările circuitului și până ce datele memorate la adresa respectivă sunt disponibile la ieșiri, în condițiile în care semnalele $\overline{CS}$ și $\overline{OE}$ sunt activate. Acești timpi de acces sunt mai mici de 100ns la memoriile bipolare, dar pot atinge aproape 500ns la memoriile MOS.

Progresele tehnologice au determinat modificări importante în performanțele memoriilor ROM. Dacă memoriile EPROM în tehnologie NMOS au timpi de acces de aproape 500ns, cele realizate în tehnologie CMOS au timpi de acces mai mici de 100ns. O memorie EPROM poate fi ștearsă și reprogramată de circa 100 ori, iar timpul de stocare a informației poate depăși 10 ani. O memorie EEPROM poate fi ștearsă și reprogramată de circa 10000 ori, iar timpul de stocare a informației poate fi de 100 ani. În sfârșit, o memorie **FLASH**(un EEPROM de capacitate mare) poate avea un timp de acces de 50ns, 100000 cicluri garantate de programare/ștergere și timp de stocare a datelor de peste 20 ani. Notăția **E²PROM** este uneori folosită pentru memoriile EEPROM ([AMD, 1996]).

Revenind la formele de undă din figura 8.3, observăm existența unui **timp de reținere** a datelor la ieșiri, după ce adresa a fost modificată, notat cu t_{hold} , un **timp de menținere** a datelor după dezactivarea semnalului $\overline{OE}$, notat cu t_{od} , și un timp de menținere a ieșirilor în “high Z” după activarea semnalului $\overline{OE}$, notat cu t_{oe} . De obicei sunt date în catalog valorile maxime pentru acești timpi, iar pentru t_{od} și t_{oe} se specifică uneori și valorile minime.

Memoriile ROM pot avea dimensiuni variabile, de la cele mici cum ar fi 32 cuvinte de câte 8 biți, până la 1M cuvinte de câte 8 biți, adică 2^{20} cuvinte de 8 biți. Dacă avem nevoie de o capacitate de memorie mai mare decât cea oferită de un singur circuit integrat, atunci trebuie să facem o **extindere a capacității de memorie**.




Fig. 8.3 Forme de undă pentru ciclul de citire a datelor




Fig. 8.4 Extinderea numărului de cuvinte de la 1K la 4K

Extinderea capacității de memorie se poate face în sensul extinderii numărului de cuvinte, sau al numărului de biți pe cuvânt. Schema logică din figura 8.4 exemplifică extinderea numărului de cuvinte de la 1K la 4K, folosind cipuri de 1K. Intrările $A_0 \dots A_9$ ale celor 4 cipuri identice de memorie ROM sunt conectate în paralel. Biții suplimentari de adresă A_{10} și A_{11} se aplică unui decodificator, care activează prin $\overline{OE}$ numai unul din cele 4 cipuri. Ieșirile lor sunt conectate în paralel, dar ieșirile circuitelor neselectate sunt în “highZ” și datele din circuitul selectat sunt disponibile pe ieșirile $O_7 \dots O_0$.

Extinderea numărului de biți pe cuvânt se face conectând în paralel intrările de adrese ale tuturor cipurilor selectate și alăturând ieșirile lor până ce obținem lungimea dorită a cuvântului de date. Evident că, de cele mai multe ori, trebuie să facem o extindere mixtă a capacității de memorare.

Una din aplicațiile memoriilor ROM constă în stocarea programelor permanente în sistemele cu microprocesoare. Componenta BIOS, de exemplu, este un set de programe încorporate în calculator, care furnizează operațiunile fundamentale, primare de control și supraveghere a acestuia. Aceste programe sunt de fapt secvențe binare care sunt stocate în cipuri de memorie ROM.

O altă aplicație, care este și cea mai importantă din punctul nostru de vedere, este implementarea funcțiilor binare, fără a mai fi necesare operații de minimizare a lor. Este suficient să introducem tabelul de adevăr al funcției în memorie. Am mai arătat că cipul de memorie ROM din figura 8.1 poate fi folosit pentru implementarea unui număr de 4 funcții binare distincte, fiecare de câte 3 variabile independente. În afară de comoditatea implementării funcțiilor binare cu memorii ROM, mai există o serie de avantaje indiscutabile: timpul de acces este de multe ori mai mic decât în cazul altor soluții, memoria poate fi oricând reprogramată pentru alte aplicații, prețurile memoriilor ROM sunt în continuă scădere ([Wakerly, 1990]).

Dezavantajul implementării funcțiilor binare cu memorii ROM este dat mai ales de creșterea fantastică a capacității de memorie odată cu creșterea numărului de intrări în circuit, datorită rigidității posibilităților de adresare. Aceasta este însă o caracteristică a structurii interne a memoriei ROM și a modului în care se accesează informația.

8.2 Structuri PLD

Structurile PLD (Programmable Logic Developments) conțin porți logice și, în unele cazuri, circuite bistabile, aranjate în așa fel încât interconectările între componente să poată fi modificate pentru a implementa diverse funcții binare.

Structurile PLD combinaționale conțin numai porți logice cu conexiuni programabile, care permit implementarea comodă a funcțiilor binare reprezentate în formă disjunctivă și înlătură dezavantajul semnalat la memoria ROM. Circuitele reprezentative din această categorie sunt **structurile PLA** (Programmable Logic Arrays) și **structurile PAL** (Programmable Array Logic). Acestea din urmă sunt marcă înregistrată a firmei AMD.

Structura PLA pentru n intrări și m ieșiri este reprezentată în figura 8.5. Ea conține 2 nivele de logică, o matrice de porți ȘI și o matrice de porți SAU. Matricea ȘI este un decodificator condiționat de dimensiuni reduse față de numărul mare de intrări, iar matricea SAU are rol de codificator. Un alt parametru important al circuitului este numărul de porți ȘI din structură. Acest număr, pe care îl notăm cu p , este în general mult mai mic decât 2^n , care este numărul total al mintermenilor unei funcții de n variabile, iar acest lucru limitează serios complexitatea funcțiilor ce pot fi implementate. Porțile ȘI au câte $2n$ intrări care pot fi conectate prin programare la oricare din cele n variabile de intrare, sub formă directă sau complementată. Porțile SAU au câte p intrări care pot fi conectate prin programare la ieșirile oricărei porți ȘI. Un astfel de circuit relativ simplu ar permite implementarea unui număr de m funcții binare, fiecare de câte n variabile independente, cu condiția ca numărul mintermenilor să nu-l depășească pe p . Este evident că, pentru implementarea funcțiilor binare, structura prezentată este superioară memoriei ROM.

Un circuit integrat tipic realizat în această configurație este 82S100, fabricat de firma Signetics. Circuitul are $n = 16$ intrări, $m = 8$ ieșiri și $p = 48$ porți ȘI. Matricea de porți ȘI conține $2 \times 16 \times 48 = 1536$ comutatoare programabile, iar matricea de porți SAU numai $8 \times 48 = 384$ comutatoare programabile. Programarea se face o singură dată, prin arderea unui fuzibil, ca la memoria PROM.

Circuitul din figura 8.5 este destul de complicat din cauza reprezentării. O reprezentare simplificată a unui circuit PLA cu 4 intrări și 3 ieșiri este dată în figura 8.6.




Fig. 8.5 Structura internă a unui circuit PLA




Fig. 8.6 Reprezentare simplificată de PLA cu 4 intrări și 3 ieșiri

Circuitul a fost folosit la implementarea unor funcții binare: funcția unară, sau constanta 1, funcția nulară, sau constanta 0 și funcția a cărei ecuație este dată în figură. Cred că modul de realizare a conexiunilor este destul de clar.

Structura PAL este asemănătoare cu structura PLA, dar matricea SAU are conexiuni fixe. Numărul porților ȘI este redus la 8, dar matricea de porți ȘI este multiplicată, existând câte una pentru fiecare din porțile SAU. Ieșirile sunt prin intermediul unor porți cu 3 stări și din acest motiv, ele pot fi configurate în unele situații ca intrări.

Am constatat că aceste structuri conțin un număr mare de conexiuni programabile. Cum stabilim care sunt conexiunile pe care trebuie să le modificăm prin programare? Deși acest lucru se poate face și manual, bănuim că eficientizarea acestei sarcini se poate face prin programare. Există limbaje de programare specializate care, pornind de la o descriere formală a circuitului, furnizează prin compilare harta de conexiuni a lui. Unul din cele mai cunoscute limbaje de programare folosite în acest scop este **limbajul ABEL** (**A**dvanced **B**oolean **E**quation **L**anguage).

Structura fișierului sursă ABEL este dată în figura 8.7. Programul începe cu antetul “module”, urmat de un nume și se termină cu “end”, care trebuie să aibă atașat același nume. Expresia “title” este urmată de un șir de caractere incluse între ghilimele simple. Declarația “device” identifică circuitul care urmează să fie programat. Circuitul specificat trebuie să fie acceptat de compilator. Pot apare aici unele directive ca “@ALTERNATE” care permite recunoașterea unui set alternativ de simboluri pentru operațiile logice. Urmează declararea pinilor circuitului ca intrări și ieșiri. După “equations” se scriu ecuațiile funcțiilor binare, sau tabelul de adevăr, sau versiunea text a unei diagrame a stărilor, dacă este cazul.

```

module   numele modulului
title   string
          identificator device tipul dispozitivului
          declararea pinilor
          alte declarații
equations
          ecuațiile
end     numele modulului

```

Fig. 8.7 Structura fișierului sursă ABEL

```

module    Exemplu
title    ' Acesta este un exemplu '
CHIP_1     device ' P16L8 ' ;
@ALTERNATE
" Input pins
I0, I1, I2, I3          pin 2, 3, 4, 5;
" Output pins
O1, O2, O3             pin 18, 17, 16;
equations
O1 = 1;
O2 = 0;
O3 = I0 * /I1 + I2 * /I3 * I0 + I1 * I3 + /I0 * /I2 * /I3;
end      Exemplu

```

Fig. 8.8 Exemplu de program ABEL pentru circuitul din figura 8.6

În figura 8.8 se dă un exemplu de fișier sursă scris în limbajul ABEL pentru circuitul din figura 8.6. Am ales descrierea logică a funcțiilor binare prin expresii boolene.

Structurile PLD secvențiale au două forme constructive: fie la structurile PLD combinaționale se adaugă câteva bistabile de tip D și se obține o structură de tip registru paralel, fie se adaugă o serie de **macrocelule programabile**. Macrocelulele sunt circuite cu funcții selectabile. După cum se observă pe schema din figura 8.9, la pinul de ieșire se poate trimite una din ieșirile bistabilului sau o cale care ocolește bistabilul. Astfel de bistabile se numesc **bistabile îngropate** în macrocelule ([Wilkinson, 2002]).




Fig. 8.9 Structura simplificată a circuitului PAL22V10

Un exemplu de circuit PLD secvențial de tip registru este circuitul integrat PAL16R4 care conține 16 intrări/ieșiri și 4 bistabile de tip D. Schema completă a circuitului este dată în figura 8.10 și vom utiliza acest circuit în exemplul care urmează. Un exemplu de circuit cu macrocelule este PAL22V10, care conține 22 intrări/ieșiri și 10 macrocelule. Schema simplificată a circuitului este prezentată în figura 8.9.

Exemplul 8.1

Ne propunem să proiectăm o interfață calculator-microcalculator folosind circuitul PAL16R4. Interfața este de fapt un automat finit cu 4 intrări și 4 ieșiri. Intrările sunt START și T/R (Transmit/Receive) de la calculator, respectiv READY și CYEND (Cycle End) de la microcalculator. Ieșirile sunt INACTIVE și F/E (Full/Empty) spre calculator și ATTENTION și CYCLE spre microcalculator.

Diagrama stărilor este reprezentată în figura 8.11. Activarea semnalului START determină tranziția într-o stare în care se generează ATTENTION către microcalculator și se așteaptă răspunsul lui prin READY. Se așteaptă activarea semnalului READY,




Fig. 8.10 Structura circuitului PAL16R4




Fig. 8.11 Diagrama stărilor interfeței calculator-microcalculator

după care se trece în starea următoare, stare în care se trimite spre calculator semnalul INACTIVE, un semnal care durează o singură perioadă de ceas. În starea următoare, notată cu D, se testează semnalul T/R prin care calculatorul indică tipul operației dorite, transmisie sau recepție. Nu ne preocupă aici sensul de transmisie a datelor ci numai modul de aplicare a semnalelor de comandă. Dacă semnalul T/R este activat, interfața comandă trecerea într-o nouă stare în care se generează CYCLE și se testează CYEND, semnal care anunță terminarea operației solicitate. Dacă CYEND este activat se trece în starea următoare, în care se comunică calculatorului, prin activarea semnalului F/E pe durata unei perioade de ceas, dacă s-au completat sau golit regiștrii de date.

Dacă alegem codurile stărilor indicate în diagramă, avem nevoie de 3 bistabile de tip D și de o logică combinațională pentru a genera funcțiile de excitație și ieșirile circuitului. Dacă folosim circuitul din figura 8.10, observăm că ieșirile bistabilelor sunt trecute prin inversoare cu 3 stări înainte de a ajunge la pinii de ieșire ai circuitului. Atribuim ieșirile O_6 lui Q_2 , O_5 lui Q_1 și O_4 lui Q_0 . Ecuațiile stărilor următoare și ale ieșirilor circuitului sunt deduse cu ajutorul tabelului tranzițiilor, construcția lui fiind lăsată în seama cititorului:

$$\begin{aligned}\overline{Q}_2^+ &= \overline{Q}_2 \cdot \overline{Q}_1 + Q_1 \cdot \overline{Q}_0 + \overline{T/R} \cdot Q_1 \\ \overline{Q}_1^+ &= \overline{Q}_2 \cdot \overline{Q}_1 \cdot \overline{Q}_0 + Q_1 \cdot Q_0 + \overline{READY} \cdot Q_0 + \overline{CYEND} \cdot Q_2 \cdot \overline{Q}_1 \\ \overline{Q}_0^+ &= Q_2 \cdot \overline{Q}_1 + Q_1 \cdot Q_0 + \overline{READY} \cdot Q_0 + \overline{Q}_1 \cdot \overline{Q}_0 \cdot \overline{START}\end{aligned}$$

Semnale de ieșire ATTENTION, INACTIVE, CYCLE și F/E sunt atribuite ieșirilor I/O_8 , I/O_7 , I/O_2 și respectiv I/O_1 , care au și ele inversoare cu 3 stări pe ieșire. Ecuațiile lor devin:

$$\begin{aligned}\overline{ATTENTION} &= Q_1 + \overline{Q}_0 ; & \overline{INACTIVE} &= Q_2 + \overline{Q}_1 + Q_0 ; \\ \overline{CYCLE} &= \overline{Q}_2 + Q_1 ; & \overline{F/E} &= \overline{Q}_2 + \overline{Q}_1 ;\end{aligned}$$

Semnalele de intrare START, READY, T/R și CYEND sunt atribuite intrărilor I_1 , I_2 , I_3 și respectiv I_4 , iar pe I_5 se aplică intrarea RESET, absolut necesară aici, pentru inițializarea bistabilelor înainte de verificarea sintezei prin analiză Pspice. Schema electrică a interfeței realizată cu circuitul PAL16R4 este dată în figura 8.12. Ieșirea OUT4 nu este folosită, iar pe intrarea CLK se aplică semnalul de ceas, notat aici cu CLOCK.

Sigur că acest circuit nu are nici o valoare dacă nu arătăm care este starea celor 2048 de conexiuni programabile din matricea de conexiuni. Starea normală a acestor conexiuni este 1 logic, iar prin arderea fuzibilelor respective, ele trec în 0 logic. Programarea circuitului se poate face o singură dată. Structura interfeței este memorată în aria combinațională a circuitului integrat prin starea fuzibilelor.




Fig. 8.12 Schema electrică a interfeței realizată cu PAL16R4

Fișierul care conține informația asupra stării fuzibilelor este un fișier în **format standard JEDEC** (**J**oint **E**lectronic **D**evice **E**ngineering **C**ouncil), fișier care este atașat de simbolul grafic al circuitului PAL16R4 din biblioteca PSpice. Figura 8.13 arată conținutul acestui fișier pentru exemplul considerat.

Fișierul PAL.JED începe cu caracterul 02H (start of text) și se termină cu caracterul 03H (end of text) și este divizat în câmpuri, separate prin asterisc (*). Primul câmp este de identificare și conține numele circuitului, atribuirea pinilor și alte informații. D este un identificator pentru tipul circuitului, G este fuzibilul de siguranță, QF indică numărul total de fuzibile, iar F reprezintă starea implicită a fuzibilelor. L este un identificator pentru lista fuzibilelor, numerotate de sus în jos și de la dreapta la stânga, începând de la L0000.

```

□$DEVICE
    PAL16R4;
$PIN
    1=CLOCK;
    2=START;
    3=READY;
    4=T/R;
    5=CYEND;
    6=RESET;
    12=F/E;
    13=CYCLE;
    18=INACTIVE;
    19=ATTENTION;
$END
*
D1234*
G0*
QF2048*
F0*
L0000 11111111111111111111111111111111*
L0032 11111111111111111101111111111111*
L0064 11111111111111111111110111111111*
L0256 11111111111111111111111111111111*
L0288 11111111110111111111111111111111*
L0320 11111111111111111101111111111111*
L0352 11111111111111111111110111111111*
L0512 11111111111111111101110111111111*
L0544 11111111111111111101110111011111*
L0576 11111111110111111101111111111111*
L0608 11111111111111111101111111111111*
L0768 11111111111101110111011111111111*
L0800 11111111111111011101111111111111*
L0832 11111011111111111110111111111111*
L0864 11111111110110101111111111111111*
L0896 11111111111111110111111111111111*
L1024 11111111110111110111111111111111*
L1056 11111111111111011101111111111111*
L1088 11110111111111111111011111111111*
L1120 10111111111111111101110111111111*
L1152 11111111111111111101111111111111*
L1536 11111111111111111111111111111111*
L1568 11111111111011111111111111111111*
L1600 11111111111111111111011111111111*
L1792 11111111111111111111111111111111*
L1824 11111111111011111111111111111111*
L1856 11111111111111011111111111111111*
□

```

Fig. 8.13 Fișierul PAL.JED care conține harta conexiunilor pentru circuitul de interfață

UCLOCK STIM(1,1) \$G_DPWR \$G_DGND	UREADY STIM(1,1) \$G_DPWR \$G_DGND
+ CLOCK	+ READY
+ IO_STM TIMESTEP=0.5u	+ IO_STM
+ 0c 0	+ TIMESTEP=0.5u
+ label=loop	+ 0c 0
+ 1c 1	+ 20c 1
+ 2c 0	+ 25c 0
+ 3c goto loop -1 times	
URESET STIM(1,1) \$G_DPWR \$G_DGND	UT/R STIM(1,1) \$G_DPWR \$G_DGND
+ RESET	+ T/R
+ IO_STM	+ IO_STM
+ TIMESTEP=0.5u	+ TIMESTEP=0.2u
+ 0c 1	+ 0c 0
+ 2c 0	+ 53c 1
+ 6c 1	+ 84c 0
USTART STIM(1,1) \$G_DPWR \$G_DGND	UCYEND STIM(1,1) \$G_DPWR \$G_DGND
+ START	+ CYEND
+ IO_STM	+ IO_STM
+ TIMESTEP=0.2u	+ TIMESTEP=0.5u
+ 0c 0	+ 0c 0
+ 29c 1	+ 40c 1
+ 57c 0	+ 50c 0

Fig. 8.14 Fișierul SOL1.STM care descrie semnalele de intrare în circuit

Schema din figura 8.12 conține un fișier inclus, prin directiva INCLUDE. Numele lui este SOL1.STM și este un fișier de stimuli destinat generării semnalelor de intrare. Un exemplu de aplicare a acestor semnale este dat în figura 8.14.

Rezultatul analizei circuitului prin simulare Pspice, cu intrările stabilite prin fișierul SOL1.STM din figura 8.14, sunt date în figura 8.15. Pentru diferite modificări ale semnalelor de intrare, ieșirile circuitului răspund conform diagramei stărilor. Se observă că prin activarea RESET-ului ieșirile bistabilelor se resetează pe frontul crescător al ceasului.




Fig. 8.15 Formele de undă care descriu funcționarea circuitului

8.3 Structuri FPGA

Structurile FPGA (**F**ield **P**rogrammable **G**ate **A**rrays) sau **ariile logice reconfigurabile** oferă un grad sporit de integrare și sunt cele mai răspândite circuite programabile. Ciclul redus de proiectare-fabricație și densitatea elementelor integrate fac ca aceste circuite să fie preferate în proiectarea sistemelor numerice ([Vásárhelyi, 1998]).

Succesul acestor circuite este legat de arhitectură și tehnologie. Ideea arhitecturii FPGA este prezentată în figura 8.16. Există trei elemente constructive de bază care se repetă de câte ori este necesar în structură: blocul logic, blocul de intrare-ieșire, și resursele de interconectare a blocurilor, de fapt matrici de comutatoare programabile, numite și **switchbox**-uri. Blocul logic poate conține sute sau mii de porți logice și poate fi configurat diferit în funcție de aplicație. El poate avea simplitatea unui tranzistor sau complexitatea unui microprocesor. Realizarea interconexiunilor, sau **rutarea**, permite o utilizare superioară a resurselor logice față de structurile PLD, unde legăturile se stabilesc de obicei prin intermediul unui singur switch. O variantă tipică de rutare constă din segmente de legătură de lungime variabilă, interconectabile prin switch-uri programabile electric. Alegerea numărului optim de segmente pentru legături este un procedeu dificil care nu este definitiv pus la punct. Alegând un număr nepotrivit de segmente de legătură, numai o mică parte din blocurile logice pot fi utilizate, ceea ce duce la irosirea inutilă a resurselor oferite de circuit. Pe de altă parte, o lungime necorespunzătoare a lor poate afecta performanțele de frecvență ale structurii ([Gontean, 1997]).

Implementarea switch-urilor programabile se realizează prin una din cele trei tehnologii majore: **SRAM** - în care comutatorul este un tranzistor controlat de un bit de memorie RAM, **antifuzibil** - un element de circuit cu două terminale între care rezistența este foarte mare în stare neprogramată și devine foarte mică prin programare, **EPROM** - care folosește un tranzistor cu poarta flotantă, controlat prin injecția de sarcină pe poartă.




Fig. 8.16 Arhitectura FPGA




Fig. 8.17 Schema simplificată a blocului logic la circuitul XC4000

Structura blocului logic al circuitului XC4000 produs de firma Xilinx este dată în figura 8.17. Modulele F și G sunt generatoare de funcții binare programabile cu câte 4 intrări, iar împreună cu modulul H, care este tot un generator de funcții binare, permit implementarea unor funcții cu 9 variabile independente. Blocul logic mai conține o logică combinațională de selecție și 2 bistabile de tip D pentru stocarea rezultatelor date de generatoarele de funcții. Ieșirile generatoarelor de funcții se pot utiliza independent de ieșirile elementelor de stocare de tip registru ([Xilinx, 1993]).




Fig. 8.18 Schema simplificată a blocului de intrare/ieșire la circuitul XC4000




Fig. 8.19 Conexiuni ale blocului logic cu switchbox-uri vecine și structura unui switchbox

Structura blocului de intrare/ieșire al circuitului XC4000 este dată în figura 8.18. Fiecare bloc de acest fel controlează un pin al circuitului integrat (pad). Blocul se poate configura ca port de intrare, port de ieșire sau port bidirecțional. Semnalele de intrare I_1 și I_2 se pot aplica direct sau prin bistabilul de intrare. Semnalele de ieșire, care se pot inversa în interiorul blocului, se pot conecta direct la ieșirea pinului sau la bistabilul de ieșire. Slew rate-ul fiecărui buffer de ieșire este redus pentru a minimiza consumul și perturbațiile pe tensiunea de alimentare. Există și un circuit intern de forțare a nivelului logic pe fiecare pin.

Toate conexiunile interne sunt compuse din segmente metalice cu puncte de cuplare programabile și matrice de conexiuni, după cum se vede în exemplul din figura 8.19. Matricea de cuplare programabilă, sau switchbox-ul, este alcătuită din tranzistori de trecere utilizați pentru realizarea conexiunilor între linii. Observăm în figura 8.19 că la fiecare intersecție a două linii există 6 tranzistoare care au rolul unor comutatoare ce pot fi deschise sau închise. În acest fel se poate realiza orice configurație posibilă de conexiuni.

Seria de circuite FPGA XC5200 aduce în plus o creștere a complexității blocurilor logice și o modalitate mai eficientă de realizare a interconexiunilor. Celula logică are o configurație mai simplă decât cea prezentată în figura 8.17, dar blocul logic este format din 4 celule logice care pot fi interconectate folosind o matrice de conexiuni locale. Aceasta este conectată la matricea de interconexiuni generale prin intermediul a 24 noduri bidirecționale. Cele 2 nivele de interconectare îmbunătățesc granularitatea arhitecturii.

Dar circuitul care marchează trecerea la a doua generație de circuite FPGA este XC6200. Arhitectura acestui circuit poate fi privită ca o structură ierarhică. Celula de bază nu diferă prea mult față de cea de la XC5200, dar o arie de 4×4 celule de bază formează un bloc, o arie de 4×4 formează un grup de blocuri, iar o arie de 4×4 grupuri formează o unitate logică. Fiecare nivel ierarhic posedă resurse de conectare proprii, care au direcții orientate spre cele 4 puncte cardinale ([Vásárhelyi, 1998]).

Dar poate că lucrul cel mai important, mai ales prin prisma viitoarelor aplicații posibile, este faptul că acest circuit se poate reconfigura foarte rapid și de un număr nelimitat de ori. Reconfigurarea circuitului se poate face în totalitate sau parțial, pe secțiuni, fără a afecta funcționarea secțiunilor de circuit care nu se reconfigurează. Aceste circuite au fost folosite cu succes în experimente de hardware evolutiv, unde sunt lăsate să se reconfigureze, în scopul adaptării la mediu sau al autoreparării, urmărind o strategie evolutivă de reconfigurare ([Popa, 1998]).




Fig. 8.20 Etapele implementării cu FPGA-uri a unui sistem numeric

Complexitatea actuală a structurilor FPGA a depășit momentul proiectării manuale. În prezent performanțele implementărilor cu circuite FPGA depind esențial de software-ul de proiectare și de cel de plasare și rutare utilizat.

Etapele de implementare cu circuite FPGA a unui sistem numeric sunt prezentate în figura 8.20. După editarea proiectului într-un mediu integrat CAD, cum ar fi OrCAD, Protel, Viewlogic sau altele, se face o simulare de tip Pspice a funcționării. Modelul software al circuitului este livrat dispozitivului de programare recomandat de firma constructoare a circuitului FPGA respectiv. Urmează etapele de asignare a pinilor, validare a schemei electrice, asignarea automată a pinilor care nu au fost luați încă în considerare, și operația de plasare și rutare a blocurilor logice. Întârzierile introduse de comutatoarele programabile sunt evaluate printr-o nouă simulare PSpice a circuitului. Se face o nouă analiză în timp a circuitului și se programează conform unui protocol recomandat de firmă. În final se face testarea structurii hardware rezultate prin programare.

8.4 Memoria RAM

Memoria RAM (Random Access Memory) este un circuit care stochează biți de informație într-o matrice de memorie, la fel ca memoria ROM. Diferența constă în faptul că informația utilă memorată în RAM trebuie mai întâi să fie “scrisă” acolo, înainte de a fi citită. Termenul RAM se traduce prin “memorie cu acces aleator”, care sugerează faptul că timpul pentru citirea/scrierea unui bit nu depinde de poziția bitului în matricea de memorie. Din acest punct de vedere și memoria ROM este tot o memorie cu acces aleator, dar denumirea de RAM s-a păstrat numai la acest tip de memorie, din considerente istorice.

Există două tipuri constructive de memorie RAM: **RAM static** sau **SRAM**, în care biții de date, odată ce au fost înscrise, sunt memorați atât timp cât circuitul integrat este alimentat cu tensiune, și **RAM dinamic** sau **DRAM**, în care datele memorate trebuie să fie mereu reîmprospătate prin citirea și apoi rescrierea lor periodică în locațiile respective de memorie, în caz contrar ele pierzându-se definitiv.

Cele mai multe memorii RAM sunt volatile, adică își pierd datele la întreruperea alimentării. Există și memorii RAM nevolatile, numite **NOVRAM** (Nonvolatile Static RAM) care dublează matricea de memorie RAM cu una de memorie EEPROM.




Fig. 8.21 Structura unei memorii SRAM de 8 cuvinte de 4 biți

Structura unei memorii SRAM este asemănătoare cu cea a unei memorii ROM. Apare în plus semnalul $\overline{\text{WE}}$ (**W**rite **E**nable) care, odată ce este activat pe 0 logic, memorează datele de pe intrările de date la adresa indicată de intrările de adresă. Se poate vedea în figura 8.21 că celula de memorie de un bit conține un latch de tip D, iar memorarea datelor se face pe palierul de 1 logic al ceasului, adică când sunt activate semnalele $\overline{\text{WR}}$ și $\overline{\text{SEL}}$, acesta din urmă fiind una din ieșirile decodificatorului liniilor de adresă. Activarea semnalului $\overline{\text{WR}}$ este o consecință a activării semnalelor de intrare $\overline{\text{WE}}$ și $\overline{\text{CS}}$.

Ciclul de citire a datelor din memorie este identic cu cel de la memoria ROM, semnalul $\overline{\text{WE}}$ fiind bineînțeles dezactivat. Formele de undă pentru ciclul de scriere sunt date în figura 8.22. La activarea semnalului $\overline{\text{WE}}$ adresele trebuie să fie stabile cu cel puțin un timp $t_{\text{address setup}}$ înainte și trebuie să se mai mențină stabile încă cel puțin un timp t_{hold} după dezactivarea lui $\overline{\text{WE}}$. Datele trebuie să fie stabile cu cel puțin un timp $t_{\text{data setup}}$ înainte de frontul crescător al semnalului $\overline{\text{WE}}$ și trebuie să se mai fie menținute încă un timp minim $t_{\text{data hold}}$ după dezactivarea lui $\overline{\text{WE}}$. Se dă și o durată minimă a pulsului de scriere $t_{\text{write puls}}$. Trebuie menționat că se pot scrie date și prin activarea temporară a semnalului $\overline{\text{CS}}$.




Fig. 8.22 Forme de undă pentru ciclul de scriere a datelor la memoria SRAM




Fig. 8.23 Celula de memorie DRAM de 1 bit

Memoria DRAM a fost concepută pentru mărirea densității de integrare pe cip. Celula de memorie DRAM este dată în figura 8.23. Selecția celulei activează prin 1 logic “selecție linie”, care deschide tranzistorul, iar capacitatea parazită se încarcă cu informația binară prezentă pe “selecție coloană”. Dacă s-a memorat un bit de 0 logic, nu avem nici o problemă, dar dacă s-a memorat 1 logic, atunci informația trebuie reîmprospătată periodic prin **refresh**, altfel “condensatorul” se descarcă și informația se pierde. Această reîmprospătare a informației memorate se face prin citirea periodică a tensiunii pe “condensator” și refacerea ei prin reîncărcarea “condensatorului” la valoarea lui 1 logic, dacă se constată că tensiunea citită depășește o anumită tensiune de prag. Un automat finit extern circuitului integrat generează aceste cicluri de refresh o dată la câteva milisecunde.

Memoriile DRAM au de obicei capacitate mare, deci multe linii de adresă. S-a constatat însă că citirea sau înscrisura datelor pe coloană se face după selecția liniei, deci biții mai semnificativi ai adresei pot fi generați cu o oarecare întârziere. De aici a apărut ideea multiplexării liniilor de adresă și deci înjumătățirea lor la intrarea în circuitul integrat. Structura cipului de memorie DRAM este dată în figura 8.24.

Observăm că apar suplimentar două structuri noi de memorare de tip LATCH, comandate de două semnale suplimentare: $\overline{\text{RAS}}$ (**R**ow **A**ddress **S**trobe) și $\overline{\text{CAS}}$ (**C**olumn **A**ddress **S**trobe). Matricea de memorie este întotdeauna pătrată, deci orice creștere de capacitate se face prin dublarea densității pe fiecare dimensiune din plan, noua capacitate de memorie fiind de 4 ori mai mare decât precedenta. Amplificatorul bidirecțional asigură generarea nivelului logic corespunzător, pornind de la tensiunea existentă pe “condensatorul” selectat, atât la operațiile de citire/scriere cât și pentru generarea ciclului de refresh.




Fig. 8.24 Structura unei memorii DRAM de 1M




Fig. 8.25 *Forme de undă tipice pentru citirea/scrierea datelor*

Timing-ul, sau ordinea și timpii de activare ai semnalelor, la bornele unui cip de memorie dinamică este restricționat de funcționarea relativ complexă pe care o are acest tip de circuit. Ciclurile de bază folosite la memoria DRAM sunt: ciclul de refresh, ciclul de citire și ciclul de scriere.

În ciclul de refresh, sau reîmprospătare, după fixarea adresei de rând se activează semnalul $\overline{\text{RAS}}$. Conținutul liniei selectate din matricea de memorie este citit de amplificatorul bidirecțional și reînscris în aceleași poziții. Semnalul $\overline{\text{CAS}}$ nu trebuie activat pentru că regenerarea locațiilor de memorie se face pe linie. Perioada maximă de refresh este o dată de catalog pentru fiecare cip de memorie. Dacă la cipurile DRAM de 64K era de cel mult 2ms, la memoriile de mare capacitate recente se constată creșterea acestui interval de timp (până la 64ms) și implementarea unui algoritm special numit “hidden refresh”. Acest ciclu presupune doar aplicarea semnalului $\overline{\text{RAS}}$, adresa fiind furnizată de un numărator intern care se autoincrementează pe fiecare front descrescător de $\overline{\text{RAS}}$.

Formele de undă tipice pentru ciclul de citire sunt date în figura 8.25. După fixarea adresei de linie se activează semnalul $\overline{\text{RAS}}$, moment în care adresa de linie este stocată în latch-ul corespunzător. Se aplică pe urmă adresa de coloană și se activează semnalul $\overline{\text{CAS}}$. Pe frontul descrescător al semnalului $\overline{\text{CAS}}$ adresa de coloană este stocată în latch-ul corespunzător. Datele devin disponibile după un timp de la activarea semnalului $\overline{\text{CAS}}$. Acest timp este timpul de acces la memorie. Pentru preluarea datelor din memorie se poate folosi frontul crescător al semnalului $\overline{\text{CAS}}$. Pe toată durata ciclului $\overline{\text{WE}}$ rămâne dezactivat.

Pentru un ciclu de scriere, adresele și semnalele $\overline{\text{RAS}}$ și $\overline{\text{CAS}}$ se aplică la fel ca și pentru un ciclu de citire, dar semnalul $\overline{\text{WE}}$ trebuie să fie activat înainte de frontul descrescător al semnalului $\overline{\text{CAS}}$. Intrările de date trebuie să fie și ele stabile cu un timp minim înainte de activarea semnalului $\overline{\text{CAS}}$ și încă un timp minim după aceea. Toți acești timpi sunt date importante de catalog pentru fiecare cip de memorie în parte.

Mai există și alte cicluri care eficientizează lucrul cu memoria DRAM: ciclul de citire-modificare-scriere, folosit pentru citirea datelor, prelucrarea lor și memorarea rezultatului prelucrării la aceeași adresă, ciclul de citire în mod pagină, care după activarea semnalului $\overline{\text{RAS}}$ activează în mod repetat semnalul $\overline{\text{CAS}}$ și permite citirea mai rapidă a informației coloană cu coloană, sau ciclul de citire în mod nibble, asemănător cu cel în mod pagină, numai că acum generarea unor secvențe de 4 impulsuri de $\overline{\text{CAS}}$ se face automat.

Probleme

- 8.1** Să se implementeze o memorie ROM de 128 cuvinte a câte 8 biți, folosind cipuri de 256 biți, organizați în 32 cuvinte a câte 8 biți.
- 8.2** Să se implementeze o memorie ROM de 64 cuvinte a câte 16 biți, folosind cipuri de 32 cuvinte a câte 8 biți.
- 8.3** Să se implementeze cu memorie ROM și apoi cu o structură PLA următorul set de funcții binare:

$$f_1 = P_1 + P_3 + P_4 + P_8 + P_{12} + P_{14} + P_{15}$$

$$f_2 = P_0 + P_1 + P_5 + P_8 + P_{12}$$

$$f_3 = P_2 + P_4 + P_5 + P_8 + P_{13} + P_{15}$$

([Friedman, 1986])

- 8.4** Să se implementeze cu memorie ROM un generator al funcției *sinus*, știind că argumentul funcției variază între 0 și $\pi/2$ cu pași de $\pi/512$. Se cere rezultatul cu 4 zecimale exacte în cod BCD.
- 8.5** Să se realizeze o memorie EPROM de 64 Kbiți ($64K \times 1$), folosind o memorie EPROM de 8 Kocteți ($8K \times 8$) și un multiplexor cu 3 intrări de selecție.

([Mureșan, 1996])

- 8.6** Folosind o memorie EPROM să se implementeze un circuit care realizează înmulțirea $M \times N = P$, unde M , N și P sunt exprimate în cod BCD, iar M și N sunt cuprinse între 0 și 9.

([Mureșan, 1996])

- 8.7** Să se implementeze o memorie EPROM de $2K \times 32$, folosind o memorie EPROM de $64K \times 1$. Se pot utiliza circuite auxiliare SSI/MSI și se presupune că dispunem de un semnal de ceas cu o perioadă ceva mai lungă decât timpul de acces la memoria de $64K \times 1$. Care este timpul de acces al memoriei de $2K \times 32$?

([Wakerly, 1990])

- 8.8** Să se explice conexiunile programate la implementarea într-un PAL a funcției SAU-EXCLUSIV negat.

([Mureșan, 1996])

- 8.9** Să se proiecteze un numărător binar reversibil pentru controlerul unui lift într-o clădire cu 20 etaje, folosind un singur circuit PAL16R6. Numărătorul trebuie să aibă o intrare care permite numărarea și o intrare care stabilește sensul de numărare. La numărarea înapoi trebuie să se blocheze în starea 1, iar la numărarea înainte trebuie să se blocheze în starea 20. În orice sens de numărare se sare peste starea 13. Reprezentați diagrama stărilor și ecuațiile scrise în ABEL.

([Wakerly, 1990])

- 8.10** Să se proiecteze un divizor cu trei sincron, implementabil într-un PLD.
([Mureșan, 1996])
- 8.11** Folosind memorii SRAM de $8K \times 8$ biți să se realizeze în două variante, o memorie de $16K \times 12$ biți.
([Mureșan, 1996])
- 8.12** Să se proiecteze o schemă de adresare și comandă a reîmprospătării pentru o memorie DRAM de $64K \times 1$ bit.
([Mureșan, 1996])
- 8.13** Un sistem de prelucrare și afișare a imaginilor posedă o memorie video de $64K \times 8$ biți realizată cu memorii DRAM. Indicați modul în care este cel mai convenabil să se execute adresarea memoriei DRAM astfel încât să nu mai fie necesară reîmprospătarea memoriei. Se știe că imaginea conține 256×256 pixeli cu 256 nivele de gri.
([Mureșan, 1996])
- 8.14** Dispunem de memorii ROM de 256 cuvinte de 8 biți astfel programate încât realizează funcția unui înmulțitor de două numere reprezentate pe câte patru biți. Utilizând circuite adiționale (pentru sumare), să se construiască un înmulțitor de cuvinte de 8 biți.
([Ștefan, 1992])
- 8.15** Să se proiecteze un automat finit destinat semaforizării unei intersecții simple folosind un circuit programabil PAL16R4.
- 8.16** Explicați dacă este posibil ca schema logică a unui automat finit implementat cu circuite SSI/MSI să fie diferită de cea obținută prin implementarea cu circuite FPGA. Care sunt criteriile de proiectare în fiecare din cele două cazuri?
- 8.17** Faceți o comparație între cele două soluții posibile de proiectare a unui sistem numeric: soluția cablată, care folosește circuite SSI/MSI, și soluția programată, care folosește circuite FPGA. Analizați cele două soluții din punctul de vedere al gabaritului, consumului, fiabilității, posibilităților de modificare ulterioară, timpului de execuție, costului.
- 8.18** Arătați care este importanța posibilității de reconfigurare de un număr foarte mare de ori a unei structuri FPGA. Ce aplicații posibile se întrevăd în viitorul apropiat datorită acestor tehnologii excepționale?