

6 ANALIZA ȘI SINTEZA AUTOMATĂ

Aplicațiile din acest capitol își propun să prezinte posibilități de analiză și sinteză a sistemelor numerice folosind programe de calculator concepute în acest scop. Un standard pentru analiza circuitelor prin simulare pe calculator, fie ele analogice sau numerice, este programul **SPICE**(Simulation Program with Integrated Circuit Emphasis), elaborat la Universitatea Berkeley din California și perfecționat pe parcursul câtorva decenii. Limbajul **VHDL**(Very High Speed Integrated Circuit Hardware Description Language), folosit astăzi pe scară largă de proiectanții de sisteme numerice, este destinat sintezei structurilor numerice de mare complexitate, fiind standardizat de IEEE în 1993.

6.1 Considerații teoretice

6.1.1 Analiza circuitelor prin simulare PSPICE

Pachetul de programe SPICE nu a fost inițial conceput pentru calculatoare personale. Odată cu apariția PC-urilor, au apărut și programe de analiză a circuitelor pe PC, similare cu programul SPICE, cunoscute de obicei sub numele **PSPICE** (**P**C **S**PICE).

Programul PSPICE folosit este **Design Center 5.2**, un mediu integrat sub Windows 3.X, produs de firma americană **MicroSim**. Acest mediu conține subprograme de *editare*, *analiză* și *prezentare* a rezultatelor obținute. Cea mai importantă parte a programului de simulare o reprezintă subprogramul de analiză, care execută analizele de circuit specificate în fișierul editat, ieșirile din acest subprogram furnizând date pentru a fi utilizate ulterior de subprogramul de prezentare a rezultatelor, care materializează rezultatele sub formă de grafice și texte. Subprogramul de analiză conține procedeele numerice ale reprezentării matematice a circuitului. Pentru a trece de la circuitul propriu-zis la un sistem matematic de ecuații, elementele de circuit (rezistoare, condensatoare, surse, diode, tranzistoare, porți logice, bistabile, registre etc.) sunt reprezentate prin *modele matematice*. Sistemul de ecuații care descrie întregul circuit este determinat de ecuațiile modelului fiecărui element și

relațiile topologice care sunt date de interconectarea elementelor. Relațiile topologice au la bază legile lui Kirchhoff iar comportarea generală a circuitului este descrisă printr-un sistem de ecuații diferențiale, ale cărui soluții se obțin prin analiza circuitului, pentru diferite cazuri particulare de abordare: analiza de curent continuu (**.DC**), analiza de curent alternativ (**.AC**), analiza regimurilor tranzitorii (**.TRAN**) și altele. Aceste analize se realizează pe baza unor metode numerice, care presupun formularea ecuațiilor, rezolvarea ecuațiilor liniare, a ecuațiilor neliniare și integrarea numerică.

Pe măsură ce crește experiența lucrului cu PSPICE se pun tot mai clar în evidență avantajele simulării. În afară de faptul că simularea este mult mai ieftină decât realizarea experimentală a circuitului, ea permite efectuarea unor analize imposibil de realizat pe model experimental: cum am putea măsura de exemplu tensiunea într-un nod din interiorul unui circuit integrat sau comportarea unui tranzistor la temperatura de 120 grade Celsius?

Deși primele variante ale programelor PSPICE au fost concepute în exclusivitate pentru analiza circuitelor analogice, Design Center 5.2 și variantele ulterioare permit și analiza circuitelor numerice. Opțiunea **DIGITAL SIMULATION** permite modelarea comportării unui număr mare de dispozitive numerice (porți, bistabile, registre, numărătoare, dispozitive logice programabile etc.), numite primitive. Aceste primitive sunt folosite de o bibliotecă numerică **DIGITAL.LIB** pentru a modela un număr mare de componente care pot fi introduse direct în circuit printr-un apel de subcircuit.

PSPICE recunoaște trei tipuri de noduri: analogice, numerice și de interfață. Dacă la un nod sunt conectate numai dispozitive analogice, atunci el este analogic. Dacă sunt conectate numai dispozitive digitale, atunci el este digital. Dacă la nod sunt conectate atât dispozitive analogice cât și digitale, atunci avem nod de interfață. PSPICE separă automat nodurile de interfață în analogice și numerice, inserând una sau mai multe circuite de interfață analog/numerice.

Nivelele logice utilizate în PSPICE nu trebuie să fie neapărat tensiuni. Ele sunt:

0	LOW
1	HIGH
R	RISE (crescător, de la 0 la 1)
F	FALL (descrescător, de la 1 la 0)
X	necunoscut

În situația conectării mai multor ieșiri logice împreună, pentru determinarea nivelului logic corect al nodului, s-a asociat fiecărei ieșiri câte o intensitate, a cărei valoare este determinată în raport cu intensitățile celorlalte ieșiri. Nodurile conduse de ieșiri cu aceeași intensitate, dar de nivele diferite, vor avea nivelul logic X. Pspice are 64 de nivele de intensitate, cea mai slabă fiind Z (întă impedență), iar cea mai puternică, intensitatea de forțare (scurtcircuitul). Aceste nivele se fixează prin parametrii **DIGDRVZ** și **DIGDRVF** ai comenzii **OPTIONS**.

Programul de simulare numerică PSPICE definește trei noduri numerice globale, având următoarele nume și valori:

\$D_HI	1
\$D_LO	0
\$D_X	X

Ele sunt folosite pentru a menține un pin al unui dispozitiv sau subcircuit, la nivelul logic dorit, pe tot parcursul simulării. La aceste noduri nu se conectează dispozitive analogice. În simularea numerică, tot nod global este considerat și nodul analogic de masă (potențial nul sau nod logic 0).

Pentru a furniza semnalele de intrare necesare simulării funcționării unui circuit numeric, programul PSPICE pune la dispoziția utilizatorului două tipuri de dispozitive. Primul dispozitiv este un generator de impuls, care permite obținerea unei game largi de semnale numerice, în mod asemănător cu cele generate la simularea circuitelor analogice. Al doilea dispozitiv este un fișier de impulsuri, care permite obținerea unui număr oricât de mare de forme de undă dintr-un fișier extern. În aplicațiile noastre vom utiliza un fișier de impulsuri pentru generarea semnalelor de intrare.

Dacă circuitul supus analizei conține atât dispozitive analogice cât și numerice, cum este cazul oscilatorului din figura 6.1, se face o simulare mixtă analog/numerică. Figura 6.2 arată formele de undă rezultate în urma simulării. În partea de sus sunt reprezentate formele de undă numerice, iar în cea de jos tensiunile în diferite noduri importante ale circuitului. Semnalul RESET este aplicat prin U4 la intrarea CLEAR a bistabilului JK, iar prin inversorul cu colector în gol U3 la nodul 1 al oscilatorului, pentru stabilirea condițiilor inițiale de simulare.




Fig. 6.1 Schemă electrică editată în Design Center 5.2




Fig. 6.2 Formele de undă rezultate în urma simulării

```

URESET STIM(1,1) $G_DPWR $G_DGND
+   RESET
+   IO_STM
+   TIMESTEP=10n
+   0c    1
+   10c   0

```

Fig. 6.3 Fișierul text INPUT.STM

Figura 6.3 prezintă fișierul text pentru generarea semnalului RESET. Numele fișierului este INPUT.STM și este introdus în schema electrică prin directiva INCLUDE (vezi figura 6.1). Circuitul realizat fizic funcționează și fără semnal de reset, dar simulatorul are nevoie de stări inițiale, înainte de a începe analiza. În lipsa semnalului de reset, se pornește de la o stare logică necunoscută și analiza nu se poate face.

Fișierul text INPUT.STM se editează cu un simplu editor de text, de exemplu NOTEPAD. Formatul generatorului de impuls pentru un semnal este următorul:

```

U<nume> STIM(<lățime>,<format>)
+ <nod alimentare numerică> <nod masă numerică>
+ <nod>
+ <nume (Model de I/E)>
+ [IO_LEVEL = <valoare (selectare subcircuit interfață)>]
+ [TIMESTEP = <pas>]
+ <(comandă)>

```

unde <lățime> specifică numărul semnalelor de ieșire furnizate de generator, iar <format> specifică formatul valorilor utilizate în definirea impulsului. <nume (Model de I/E)> este de cele mai multe ori modelul IO_STM. IO_LEVEL este un parametru opțional prin care se pot selecta subcircuitele interfață numeric analogice; el a fost fixat înainte de analiză la valoarea recomandată 3 (prin comanda ANALYSIS, urmată de SETUP, și OPTIONS din meniul principal, s-a fixat parametrul DIGIOLVL = 3). TIMESTEP reprezintă timpul pe un ciclu de tact sau un pas, iar <comandă> este o descriere a semnalului prin valorile logice ale acestuia la valori ale timpului care sunt multipli de TIMESTEP.

După desenarea schemei electrice a circuitului, se selectează ANALYSIS din meniul principal și apoi ANNOTATE (numai dacă se dorește o renumerotare a componentelor din circuit) și ELECTRICAL RULE CHECK. Dacă există erori în schemă, programul anunță acest lucru înainte de a merge mai departe. Dacă nu există erori, se lansează CREATE NETLIST și pe urmă se alege tipul de analiză dorit. Acest lucru se face prin comanda ANALYSIS, urmată de SETUP și TRANSIENT. Pentru analiza tranzitorie s-a fixat o durată totală de 10 μsec, cu un pas de 0,1 μsec. Nu uitați selectarea opțiunii ENABLED înainte de a părăsi fereastra de setare a tipului de analiză.

Urmează rularea programului de analiză, cu comanda RUN PSPICE. La terminarea rulării, care poate dura de la fracțiuni de secundă la zeci sau sute de secunde, funcție de complexitatea circuitului, tipul de analiză, numărul de pași ales și viteza sistemului de calcul, apare ecranul mediului PROBE cu un alt meniu specific. Comanda TRACE, urmată de ADD afișează o fereastră cu toate semnalele din circuit. Se selectează semnalele pe care vrem să le vizualizăm și obținem formele de undă în timp, ca cele din figura 6.2.

Ne propunem în continuare să proiectăm o interfață calculator-microcalculator cu 4 intrări și cu 4 ieșiri, sincronă cu ceasul microcalculatorului. Semnalele sunt reprezentate în figura 6.4, iar organigrama de funcționare a circuitului, în figura 6.5. Vom verifica dacă sinteza este corectă, făcând analiza circuitului rezultat prin simulare PSPICE.




Fig. 6.4 Semnalele interfeței calculator-microcalculator




Fig. 6.5 Organigrama interfeței

Cele 6 stări ale automatului finit sunt codificate binar minimal folosind 3 biți. Semnalele de ieșire sunt generate pe stare, iar codurile stărilor succesoare stărilor în care sunt testate intrările asincrone START și T/R sunt adiacente. Vom implementa circuitul într-o primă variantă folosind 3 bistabile de tip JK și porți logice, iar pe urmă vom face o implementare cu un singur circuit PLD de tip PAL. Ne ocupăm în această secțiune numai de sinteza schemelor logice, iar analiza schemelor electrice, prin simulare PSPICE, va fi făcută în secțiunea 6.2.

Start	Ready	T/R	Cyend	Q2	Q1	Q0	Q2+	Q1+	Q0+	Attention	Inactive	Cycle	F/E
0	x	x	x	0	0	0	0	0	0	0	0	0	0
1	x	x	x	0	0	0	0	0	1	0	0	0	0
x	0	x	x	0	0	1	0	0	1	1	0	0	0
x	1	x	x	0	0	1	0	1	0	1	0	0	0
x	x	x	x	0	1	0	0	1	1	0	1	0	0
x	x	0	x	0	1	1	0	0	0	0	0	0	0
x	x	1	x	0	1	1	1	0	0	0	0	0	0
x	x	x	0	1	0	0	1	0	0	0	0	1	0
x	x	x	1	1	0	0	1	1	0	0	0	1	0
x	x	x	x	1	1	0	0	1	1	0	0	0	1

Fig. 6.6 Tabelul tranzițiilor și al ieșirilor

Tabelul tranzițiilor și al ieșirilor este dat în figura 6.6. Dacă construim în continuare coloanele funcțiilor de excitație pentru implementarea cu bistabile JK și minimizăm aceste funcții folosind diagrame Veitch-Karnaugh, obținem următoarele ecuații:

$$J_2 = T/R \cdot Q_1 \cdot Q_2 \quad \text{și} \quad K_2 = Q_1$$

$$J_1 = \text{READY} \cdot Q_0 + \text{CYEND} \cdot Q_2 \quad \text{și} \quad K_1 = Q_0$$

$$J_0 = \overline{Q_2} \cdot \text{START} + Q_1 \quad \text{și} \quad K_0 = \text{READY} + Q_1$$




Fig. 6.7 Schema logică a interfeței implementate cu bistabile JK și porți




Fig. 6.8 O soluție posibilă pentru sinteza ieșirilor

Folosind ecuațiile de mai sus rezultă schema logică a circuitului, reprezentată în figura 6.7, iar schema din figura 6.8 oferă o soluție de implementare cu decodificator a funcțiilor de ieșire, fără a mai fi necesară minimizarea lor.

Pentru a face sinteza cu PLD a circuitului propus mai sus, trebuie să alegem o structură de circuit din catalog. Circuitul **PAL16R4** de la AMD are foaia de catalog dată în figura 6.18. Observăm că ieșirile bistabilelor sunt trecute prin inversoare cu 3 stări înainte de a ajunge la pinii de ieșire ai circuitului. Atribuim ieșirea O6 lui Q2, O5 lui Q1 și O4 lui Q0. Aria combinațională implementează funcțiile D2, D1 și D0 cu porți ȘI-SAU și conține 2048 de fuzibile ce pot fi arse o singură dată. Ecuațiile lor, deduse cu ajutorul tabelului din figura 6.6, sunt:

$$\begin{aligned}\overline{Q_2}^+ &= \overline{Q_2} \cdot \overline{Q_1} + Q_1 \cdot \overline{Q_0} + \overline{T/R} \cdot Q_1 \\ \overline{Q_1}^+ &= \overline{Q_2} \cdot \overline{Q_1} \cdot \overline{Q_0} + Q_1 \cdot Q_0 + \overline{\text{READY}} \cdot Q_0 + \overline{\text{CYEND}} \cdot Q_2 \cdot \overline{Q_1} \\ \overline{Q_0}^+ &= Q_2 \cdot \overline{Q_1} + Q_1 \cdot Q_0 + \text{READY} \cdot Q_0 + \overline{Q_1} \cdot \overline{Q_0} \cdot \overline{\text{START}}\end{aligned}$$

Celelalte 4 semnale de ieșire ATTENTION, INACTIVE, CYCLE și F/E sunt atribuite ieșirilor I/O8, I/O7, I/O2 și respectiv I/O1, care au și ele inversoare cu 3 stări pe ieșire. Ecuațiile lor devin:

$$\begin{aligned}\overline{\text{ATTENTION}} &= Q_1 + \overline{Q_0} ; & \overline{\text{INACTIVE}} &= Q_2 + \overline{Q_1} + Q_0 ; \\ \overline{\text{CYCLE}} &= \overline{Q_2} + Q_1 ; & \overline{\text{F/E}} &= \overline{Q_2} + \overline{Q_1} ;\end{aligned}$$

Semnalele de intrare START, READY, T/R și CYEND sunt atribuite intrărilor I1, I2, I3 și respectiv I4, iar pe I5 se aplică intrarea RESET, absolut necesară și aici, din motivul inițializării bistabilelor la începutul simulării.

6.1.2 Sinteza circuitelor folosind limbajul VHDL

Limbajul VHDL este cel mai cunoscut și cel mai puternic limbaj de descriere hardware a circuitelor. Pe lângă modelarea și simularea sistemelor numerice, el permite sinteza structurilor numerice la orice nivel, de la structuri alcătuite din câteva porți logice până la un sistem complet cu microprocesor, de exemplu.

Proiectele pot fi descompuse ierarhic, iar VHDL oferă un cadru de lucru de bună calitate pentru definirea modulelor și a interfețelor lor, precum și pentru completarea ulterioară a detaliilor. După scrierea propriu-zisă a codului VHDL pentru fiecare dintre elementele menționate mai sus, se compilează proiectul, iar dacă nu avem erori, se trece la etapa de simulare. De fapt, simularea este doar un fragment al unei etape mai ample, numită verificare. Este vorba de o verificare funcțională, în care se verifică logica circuitului, fără a ține seamă de aspectele de temporizare (întârzierile introduse de porți se consideră nule), urmată de o verificare temporală, care are un caracter preliminar. După verificare se trece la stadiul de finalizare a proiectului. Descrierea VHDL se transpune într-un set de primitive ce pot fi asamblate în tehnologia propusă. Aceste primitive se aplică resurselor de dispozitive disponibile, folosind un instrument de aplicare, iar în final, se face o verificare temporală finală a circuitului rezultat după aplicare.




Fig. 6.9 Schema logică a unei structuri combinaționale

Pentru a introduce câteva dintre conceptele limbajului VHDL vom considera circuitul foarte simplu din figura 6.9. Pentru verificarea codului creat și simularea circuitului am folosit versiunea freeware a programului **VHDL Simili 2.2**, realizat de firma **Symphony EDA**. Această versiune are unele limitări funcționale și poate fi folosită timp de câteva luni. La depășirea acestui timp, se poate descărca din Internet o versiune actualizată freeware a programului.

Un cod posibil VHDL pentru circuitul din figura 6.9 este dat în figura 6.10. După declararea bibliotecilor folosite, se declară *entitatea* FUNC și apoi *arhitectura* asociată entității. În exemplul din figura 6.10 s-a făcut o descriere *comportamentală* a arhitecturii circuitului, în care ansamblul celor 3 porți logice este văzut ca o *componentă*, numită GATES, căreia i se specifică intrările și ieșirile, iar relația dintre ele este dată de ecuația $F \leq \text{not}((A \text{ and } B) \text{ or } (\text{not } C))$. Mai există o declarație a semnalelor A, B, C și F, precum și variațiile lor în vederea simulării. În final aceste semnale sunt *mapate* pe intrările și ieșirile componente GATES, în ordinea în care au fost declarate.

Componenta **Sonata** din **VHDL Simili 2.2** oferă un mediu IDE (Integrated Development Environment) prietenos. Se crează de la început un nou proiect prin **File** și **NewWorkspace**. Din acest moment toate acțiunile din meniul principal devin posibile și se

```

library IEEE;
use IEEE.STD_LOGIC_1164.all;

entity FUNC is
end;

architecture VAR1 of FUNC is

    component GATES
        port (A, B, C: in STD_LOGIC;
              F: out STD_LOGIC);
    end component;

    signal A, B, C, F: STD_LOGIC;

    begin

        A <= '0', '1' after 100 NS, '0' after 300 NS;
        B <= '0', '1' after 200 NS, '0' after 400 NS;
        C <= '1', '0' after 350 NS;
        F <= not((A and B) or (not C));

        M: GATES port map (A, B, C, F);

    end VAR1;
  
```

Fig. 6.10 Codul VHDL pentru descrierea și simularea circuitului din figura 6.9




Fig. 6.11 Mediul Sonata și câteva ferestre reprezentative

crează două fișiere cu extensiile .sws și .sym. Se asociază un set de fișiere VHDL cu biblioteca curentă (fișierul sursă tut.vhd în exemplul nostru), iar modulele *entitate* și *arhitectură* apar ca subcomponente ale fișierului tut.vhd în workspace. În figura 6.11 sunt prezentate patru ferestre reprezentative ale mediului Sonata: workspace, editorul de text, lista semnalelor vizualizate și fereastra de consolă, care informează în permanență programatorul asupra acțiunilor desfășurate în mediul prezentat.

Se face compilarea setului de fișiere atașat, sau a fișierului în exemplul nostru, și dacă nu sunt semnalate erori în fereastra de consolă, se poate trece la faza de simulare. Semnalele declarate sunt prezente în fereastra **Scope** și ele pot fi trimise în fereastra **Signals** prin procedeul **Drag and Drop**.




Fig. 6.12 Mediul Sonata și fereastra Waveforms

Simularea se poate face fie în regim continuu, până la valoarea de timp stabilită de proiectant, fie în pași care au o anumită durată ce poate fi selectată după dorință. Formele de undă din figura 6.12 (dreapta, sus) arată că funcționarea circuitului este corectă. Este adevărat că în această simulare s-au neglijat timpii de propagare prin porți.

Porțiunea de cod din figura 6.13 generează o *arhitectură structurală* a circuitului, făcând o descriere la nivel de componente și interconexiuni. Circuitul este descris ca o interconectare a unor blocuri sau componente disponibile (porți logice, multiplexoare, memorii etc.). În acest context clasa **signal** va putea fi interpretată ca interconexiune. Descrierea structurală este echivalentă schemei electrice. Fiecare poartă logică este introdusă prin directiva *component*, se declară semnalele de intrare/ieșire A, B, C, F, dar și semnalele interne S1 și S2 (vezi figura 6.9). Se precizează apoi variația semnalelor de intrare, iar semnalele de intrare/ieșire pentru fiecare componentă de circuit sunt *mapate* pe intrările/ieșirile fiecărei componente, conform schemei electrice a circuitului.

Declarațiile de tip de componente sunt însă fără conținut deoarece lipsesc informațiile despre obiectele la care se referă. Aceste declarații asigură denumiri formale proprii fiecărui fișier sursă. Atribuirea conținutului se face prin asocierea numelor componentelor declarate cu entitățile utilizate pentru fiecare componentă. În acest fel se păstrează rezultatele anterioare la eventuale modificări de context, asigurându-se modularitatea proiectării, un mare avantaj al limbajului VHDL ([Burdia,1999]). Alte avantaje remarcabile ale limbajului VHDL sunt portabilitatea, independența proiectării de tehnologia de integrare și simularea comportamentală a circuitelor.

```
architecture VAR2 of FUNC is
    component and2gate
        port (A, B: in STD_LOGIC;
              F: out STD_LOGIC);
    end component;

    component invgate
        port (A: in STD_LOGIC;
              F: out STD_LOGIC);
    end component;

    component nor2gate
        port (A, B: in STD_LOGIC;
              F: out STD_LOGIC);
    end component;

    signal A, B, C, F: STD_LOGIC;
    signal S1, S2: STD_LOGIC;

    begin
        A <= '0', '1' after 100 NS, '0' after 300 NS;
        B <= '0', '1' after 200 NS, '0' after 400 NS;
        C <= '1', '0' after 350 NS;

        p1: and2gate port map(A, B, S1);
        p2: invgate port map(C, S2);
        p3: nor2gate port map(S1, S2, F);

    end VAR2;
```

Fig. 6.13 O altă descriere VHDL pentru circuitul din figura 6.9

6.2 Demonstrații practice

6.2.1 Se lansează în execuție editorul grafic **Schematics** din mediul **Design Center** 5.2. Se desenează schema oscilatorului din figura 6.1 și se salvează într-un fișier cu extensia .sch. Se editează în NOTEPAD fișierul text **Input.stm**, dat în figura 6.3, și se salvează în același director cu fișierul sursă *.sch. Se alege analiza **.TRAN** pe o durată de 10 μ s, folosind un pas de 100ns, și, dacă nu sunt erori, apare mediul **PROBE** din care se aleg formele de undă care ne interesează. Se verifică dacă ele corespund cu cele din figura 6.2 și se repetă simularea cu modificarea unor parametri (constanta de timp RC, durata simulării, pasul simulării etc.). □

6.2.2 Se desenează în editorul grafic **Schematics**, pe aceeași foaie de lucru, schemele din figurile 6.7 și 6.8. Se editează în NOTEPAD un fișier de stimuli după modelul din figura 6.14. Acest fișier, care are extensia *.stm, se salvează în același director cu fișierul sursă *.sch și se include în desen prin directiva INCLUDE. Se face analiza **.TRAN** și se confruntă rezultatul obținut cu cel din figura 6.15. Observați modul în care este generat semnalul de ceas în fișierul de stimuli. Observați modul în care sunt generate celelalte semnale de intrare. Explicați de ce s-au luat pași diferiți pe scara timpului pentru semnalele **START** și **T/R**. Explicați de ce nivelele logice ale ieșirilor nu sunt cunoscute în primele momente de timp de la începutul simulării și arătați care este rolul semnalului **RESET**, semnal care nu apare în organigramă. Verificați dacă formele de undă reprezintă absolut toate tranzițiile posibile din organigramă și, în caz contrar, construiți un alt fișier de stimuli care să evidențieze și acele tranziții care lipsesc. Se repetă simularea și pentru alte semnale de intrare, punând în evidență asincronismul intrărilor **START** și **T/R**.

UCLOCK STIM(1,1) \$G_DPWR \$G_DGND	UREADY STIM(1,1) \$G_DPWR \$G_DGND
+ CLOCK	+ READY
+ IO_STM TIMESTEP=0.5u	+ IO_STM
+ 0c 0	+ TIMESTEP=0.5u
+ label=loop	+ 0c 0
+ 1c 1	+ 20c 1
+ 2c 0	+ 25c 0
+ 3c goto loop -1 times	
URESET STIM(1,1) \$G_DPWR \$G_DGND	UT/R STIM(1,1) \$G_DPWR \$G_DGND
+ RESET	+ T/R
+ IO_STM	+ IO_STM
+ TIMESTEP=0.5u	+ TIMESTEP=0.2u
+ 0c 1	+ 0c 0
+ 2c 0	+ 53c 1
+ 6c 1	+ 84c 0
USTART STIM(1,1) \$G_DPWR \$G_DGND	UCYEND STIM(1,1) \$G_DPWR \$G_DGND
+ START	+ CYEND
+ IO_STM	+ IO_STM
+ TIMESTEP=0.2u	+ TIMESTEP=0.5u
+ 0c 0	+ 0c 0
+ 29c 1	+ 40c 1
+ 57c 0	+ 50c 0

Fig. 6.14 Fișier de stimuli




Fig. 6.15 Simularea PSPICE a funcționării interfeței



6.2.3 Se analizează schema din figura 6.16 și se discută problema metastabilității. Structura interfeței este memorată în aria combinațională prin starea fuzibilelor. Fișierul care conține această informație se numește PAL.JED și este un fișier în format standard **JEDEC** (**J**oint **E**lectronic **D**evice **E**ngineering **C**ouncil). Figura 6.17 arată conținutul acestui fișier pentru exemplul considerat. Formele de undă obținute în urma simulării sunt practic identice cu cele obținute în figura 6.15, cu excepția semnalului RESET, care se activează de această dată pe 1 logic. Fișierul PAL.JED începe cu caracterul **02H** (start of text) și se termină cu caracterul **03H** (end of text) și este divizat în câmpuri, separate prin asterisc (*). Primul câmp este de identificare și conține numele circuitului, atribuirea pinilor și alte informații. **D** este un identificator pentru tipul circuitului, **G** este fuzibilul de siguranță, **QF** indică numărul total de fuzibile, iar **F** reprezintă starea implicită a fuzibilelor. **L** este un identificator pentru lista fuzibilelor, numerotate de sus în jos și de la dreapta la stânga, începând de la **L0000**. Structura internă a circuitului PAL 16R4 este dată în figura 6.18.




Fig. 6.16 Schema electrică a interfeței realizată cu PAL16R4

```

□$DEVICE
    PAL16R4;
$PIN
    1=CLOCK;
    2=START;
    3=READY;
    4=T/R;
    5=CYEND;
    6=RESET;
    12=F/E;
    13=CYCLE;
    18=INACTIVE;
    19=ATTENTION;
$END
*
D1234*
G0*
QF2048*
F0*
L0000 11111111111111111111111111111111*
L0032 11111111111110111111111111111111*
L0064 11111111111111111011111111111111*
L0256 11111111111111111111111111111111*
L0288 11111111101111111111111111111111*
L0320 11111111111111101111111111111111*
L0352 11111111111111111011111111111111*
L0512 11111111111011101111111111111111*
L0544 11111111111110111101111111111111*
L0576 11111111101111011111111111111111*
L0608 11111111111111011111111111111111*
L0768 11111111110111011101111111111111*
L0800 11111111111110111011111111111111*
L0832 11111011111111111110111111111111*
L0864 11111111101101011111111111111111*
L0896 11111111111111011111111111111111*
L1024 11111111101111011111111111111111*
L1056 11111111111111011101111111111111*
L1088 11110111111111111110111111111111*
L1120 10111111111111101110111111111111*
L1152 11111111111111101111111111111111*
L1536 11111111111111111111111111111111*
L1568 11111111110111111111111111111111*
L1600 11111111111110111111111111111111*
L1792 11111111111111111111111111111111*
L1824 11111111110111111111111111111111*
L1856 11111111111111101111111111111111*
□

```

Fig. 6.17 Conținutul fișierului PAL.JED



6.2.4 Se lansează în execuție mediul **Sonata** din programul **Symphony EDA**, grupul **VHDL Simili 2.2** și se introduce numele unui nou proiect, selectând din meniul **File** opțiunea **NewWorkspace**. Se verifică faptul că toate acțiunile din meniu devin posibile (compilarea, simularea etc.). Se editează în fereastra de editare codul VHDL propus în figura 6.10 și se salvează într-un fișier .vhd, fișier care se asociază cu biblioteca curentă. Se compilează fișierul creat (prima opțiune din meniul **Compile**) și dacă nu există erori în fereastra de consolă, atunci se poate simula funcționarea circuitului. După alegerea pasului de simulare (de exemplu 100ns), din meniul **Simulate** se alege opțiunea **Go** și la apariția ferestrei formelor de undă se selectează prin Drag and Drop semnalele pe care dorim să le vizualizăm din lista de semnale existente în fereastra **Scope**. În continuare, la fiecare apăsare de buton se desenează noile forme de undă pe durata pasului de simulare. Verificați că semnalele obținute coincid cu cele din figura 6.12. Complicați fișierul sursă, introducând și timpii de întârziere prin porți și reluați simulările de mai sus.



6.2.5 Se modelează automatul finit descris prin organigrama din figura 6.5. Modelarea se poate face folosind instrucțiunea **case**. Variantele definite în instrucțiunea **case** modelează comportamentul în fiecare stare. Starea la un moment dat poate fi memorată într-un semnal. Sursa VHDL pentru o arhitectură comportamentală este dată în figura 6.19. Semnalele de intrare pentru simularea entității *interfața* se pot introduce separat cu ajutorul unui fișier de comenzi, sau pot fi descrise într-un alt fișier .vhd, care se compilează împreună cu fișierul care descrie circuitul. Vizualizați formele de undă și verificați comportarea automatului pentru toate tranzițiile posibile. Încercați să construiți un nou fișier sursă care să realizeze o descriere structurală a automatului, asemănătoare celei din figura 6.13. Verificați prin simulare funcționarea corectă a structurii.




Fig. 6.18 Structura internă a circuitului PAL16R4

```

library IEEE;
use IEEE.std_logic_1164.all;

entity interfata is
    port(CLOCK, START, READY, TR, CYEND: in std_logic;
         ATTENTION, INACTIVE, CYCLE, FE: out std_logic);
end interfata;

architecture automat_finit of interfata is
    type state_type is (A, B, C, D, E, F);
    signal state: state_type;
    begin
        process(CLOCK)
        begin
            if CLOCK'event and CLOCK = '1' then
                case state is
                    when A =>
                        if (START = '1') then
                            state <= B;
                        else
                            state <= A;
                        end if;
                    when B =>
                        if (READY = '1') then
                            state <= C;
                        else
                            state <= B;
                        end if;
                    when C =>
                        state <= D;
                    when D =>
                        if (TR = '1') then
                            state <= E;
                        else
                            state <= A;
                        end if;
                    when E =>
                        if (CYEND = '1') then
                            state <= F;
                        else
                            state <= E;
                        end if;
                    when F =>
                        state <= D;
                end case;
            end if;
        end process;

        ATTENTION <= '1' when (state = B) else '0';
        INACTIVE <= '1' when (state = C) else '0';
        CYCLE <= '1' when (state = E) else '0';
        FE <= '1' when (state = F) else '0';
    end automat_finit;

```

Fig. 6.19 Codul VHDL pentru automatul descris în figura 6.5



6.3 Probleme rezolvate

6.3.1 Nivelele logice ale semnalelor de ieșire reprezentate în figura 6.15 nu sunt cunoscute în prima microsecundă de la începutul simulării. Explicați de ce și arătați cum se poate rezolva această problemă.

Rezolvare:

Este exact aceeași problemă semnalată la oscilatorul din figura 6.1. Bistabilele din structura PAL nu sunt inițializate, deci valorile ieșirilor Q_2 , Q_1 și Q_0 , precum și valorile ieșirilor ATTENTION, INACTIVE, CYCLE și F/E, care la rândul lor sunt generate de ieșirile bistabilelor, nu sunt cunoscute la începutul simulării. Aici nu este vorba de starea de înaltă impedanță (high Z), ci de nivele logice 0 sau 1, dar care sunt necunoscute pentru simulator.

Soluția constă în introducerea unui semnal de RESET, care aplică un nivel logic de 0 pe intrările bistabilelor din structură, iar la activarea semnalului de ceas acestea se resetează. Din acest moment toate ieșirile automatului sunt cunoscute și simulatorul poate analiza funcționarea circuitului. Spre deosebire de bistabilele discrete, cele din structura PAL nu sunt prevăzute cu intrări asincrone de SET și RESET.

Este evident că la circuitele reale această problemă nu apare pentru că ieșirile bistabilelor au o valoare logică fermă la cuplarea alimentării, deci ele sunt automat inițializate, iar comportarea lor viitoare depinde de semnalele aplicate pe intrările circuitului. □

6.3.2 Scrieți o secvență de cod VHDL pentru generarea unui semnal periodic de ceas necesar sistemelor secvențiale sincrone.

Rezolvare: (după [Burdia, 1999])

Cea mai simplă metodă de generare a unei secvențe periodice este utilizarea instrucțiunii de atribuire concurentă pentru semnale:

a <= not a after 10 ns;

Rezultatul este o formă de undă periodică cu perioada $T = 20$ ns și factor de umplere de 50%, dacă semnalul este de tip **bit**. Pentru tipul **std_logic** valoarea de inițializare nu mai este '0', ci 'U', adică necunoscută. Deci expresia not 'U' rămâne tot 'U' și semnalul apare ca fiind necunoscut pe toată durata simulării.

O altă variantă de generare a acestui semnal este utilizarea într-un proces a instrucțiunii **wait**, cu observația că trebuie să existe o limitare explicită a timpului simulat printr-o introducere condiționată fără limită de timp a lui **wait**. Codul pentru acest proces este dat mai jos:

```
process
begin
    wait for 10 ns;
    a <= '1';
    wait for 20 ns;
    a <= '0';
end process;
```

□

6.3.3 Scrieți un program VHDL pentru un decodificator BCD – 7 segmente.

Rezolvare: (după [Cîrstea, 2001])

Considerăm că vectorul aplicat pe cele 7 segmente ale afișajului este **abcdefg**, păstrând notațiile din problema 2.3.2. Codul VHDL pentru acest circuit este dat în figura 6.20.


```

library IEEE;
use IEEE.std_logic_1164.all;

entity decodificator is
    port (CNTIN: in STD_LOGIC_VECTOR (3 downto 0);
          CNTOUT: out STD_LOGIC_VECTOR (6 downto 0));
end decodificator;

architecture dec_arch of decodificator is
    begin
        WITH CNTIN SELECT
        CNTOUT <= "1111110" WHEN "0000",
                  "0110000" WHEN "0001",
                  "1101101" WHEN "0010",
                  "1111001" WHEN "0011",
                  "0110011" WHEN "0100",
                  "1011011" WHEN "0101",
                  "1011111" WHEN "0110",
                  "1110000" WHEN "0111",
                  "1111111" WHEN "1000",
                  "1111011" WHEN "1001",
                  "0000000" WHEN OTHERS;

    end dec_arch;

```

Fig. 6.20 Un program VHDL pentru decodificatorul BCD – 7 segmente

Entitatea “decodificator” este formată dintr-un bloc care are 4 biți de intrare grupați în magistrala CNTIN și 7 biți de ieșire grupați în magistrala CNTOUT. Aceste semnale sunt tratate ca vectori. Arhitectura circuitului este de tip comportamental, urmărind cazurile posibile descrise în tabelul de adevăr al decodificatorului BCD-7segmente.

Instrucțiunea **WITH CNTIN SELECT** specifică faptul că valorile celor patru elemente componente ale vectorului CNTIN se vor utiliza împreună pentru a selecta o valoare care va fi încărcată în cele 7 elemente ale vectorului CNTOUT.

Observăm că LED-urile afișajului sunt aprinse pentru valoarea logică 1 aplicată segmentului respectiv, deci pentru celelate combinații binare care sunt interzise în codul BCD segmentele afișajului sunt stinse. □

6.3.4 Scrieți un program VHDL pentru un automat finit cu două intrări sincrone A și B și cu o ieșire Y. Ieșirea trebuie să fie 1 dacă numărul de valori 1 aplicate pe cele 2 intrări, după ultima reinițializare, este multiplu de 4; iar în celelalte cazuri ieșirea trebuie să fie 0.

Rezolvare: (după [Wakerly, 2002])

O variantă de program VHDL care rezolvă problema dată este prezentată în figura 6.21. În cadrul arhitecturii se declară un subtip COUNTER, care este o valoare UNSIGNED de 2 biți. Apoi declarăm un semnal COUNT de acest tip, pentru a păstra numărul valorilor 1, și o constantă ZERO, de același tip, pentru inițializarea și verificarea valorii COUNT.

În cadrul procesului, se verifică apariția frontului crescător al ceasului, iar clauza “if” face o reinițializare sincronă, în timp ce “else” adaugă la COUNT un 0, 1 sau 2, după cum apar biții de 1 pe intrările A și B. Expresia de tipul “(0,X)” este o variabilă literală tablou, iar tipul ei este compatibil cu UNSIGNED. Deci se poate face operația de adunare, definită în pachetul std_logic_arith. În exteriorul procesului, instrucțiunea simultană de atribuire a semnalelor impune valoarea 1 la ieșirea Y atunci când COUNT este zero.

```

library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;

entity numarator is
    port(CLOCK, RESET, A, B: in std_logic;
          Y: out std_logic);
end numarator;

architecture automat_finit of numarator is
    subtype COUNTER is UNSIGNED (1 downto 0);
    signal COUNT: COUNTER;
    constant ZERO: COUNTER := "00";
    begin
        process(CLOCK)
        begin
            if CLOCK'event and CLOCK = '1' then
                if RESET = '1' then COUNT <= ZERO;
                else COUNT <= COUNT + ('0', A) + ('0', B);
                end if;
            end if;
        end process;

        Y <= '1' when COUNT = ZERO else '0';
    end automat_finit;

```

Fig. 6.21 Un program VHDL pentru automatul de numărare a valorilor de 1 pe intrări



6.3.5 Reluați problema 6.3.4 și modificați procesul VHDL pentru același automat, arătând care sunt opțiunile posibile folosind o instrucțiune **case**.

Rezolvare: (după [Wakerly, 2002])

Vom prezenta în figura 6.22 numai modificarea adusă procesului. Prin formularea corespunzătoare a opțiunilor dintr-o instrucțiune **case**, devine posibilă funcționarea în paralel a celor două circuite de incrementare, iar pentru selecția uneia dintre ieșiri se poate folosi un multiplexor.

```

process(CLOCK)
variable ONES: STD_LOGIC_VECTOR (1 to 2);
begin
    if CLOCK'event and CLOCK = '1' then
        ONES := (A, B);
        if RESET = '1' then COUNT <= ZERO;
        else case ONES is
            when "01" | "10" => COUNT <= COUNT + "01";
            when "11"      => COUNT <= COUNT + "10";
            when others    => null;
        end case;
        end if;
    end if;
end process;

```

Fig. 6.22 Un alt proces VHDL pentru automatul de numărare a valorilor de 1 pe intrări

